Questo articolo introduce brevemente la struttura e le caratteristiche tecniche dell'elaborazione della serie ARM, confronta ARM7 e ARM9, introduce ulteriormente la struttura e le caratteristiche di ARM9 e infine costruisce un gateway vocale IP utilizzando ARM9E-S e il sistema operativo uC/OS-II.
Con il rapido sviluppo della tecnologia di telefonia IP, il metodo di implementazione della telefonia IP sta passando da PC a PC a telefono a telefono. Nel metodo di implementazione Phone To Phone, è necessario un gateway di telefonia IP per collegare la rete PSTN e Internet. Pertanto, il gateway di telefonia IP è diventato uno dei temi caldi della ricerca attuale nel campo dei computer e delle comunicazioni. Al giorno d'oggi, ogni azienda utilizza molti metodi per la ricerca e l'implementazione del gateway di telefonia IP, ma tutte utilizzano il proprio hardware di elaborazione. Rispetto ad altri processori, ARM ha le caratteristiche di microdimensioni, basso consumo, basso costo, funzioni avanzate e un set di istruzioni doppio a 16/32 bit. Grazie alle sue eccezionali funzioni, ARM è il processore preferito in diversi settori. La combinazione di processore ARM e gateway vocale è diventata un nuovo campo di ricerca.
I core ARM sono suddivisi in categorie come ARM7, ARM9, ARM10 e StrongARM. Ogni categoria può essere suddivisa in categorie.
In base alle diverse esigenze dell'utente, è possibile selezionare quattro moduli di prestazioni interne corrispondenti alla produzione. Questi quattro moduli sono rappresentati rispettivamente da T, D, M e I. T: significa Thumb, l'insieme di istruzioni a sedici bit è esteso a trentadue. D: significa Debug. Questo kernel adotta una modalità testabile per facilitare la configurazione e il debug. M: sta per Multiplier, un'arma magica a 8 bit. I: sta per Embedded ICE Logic, che facilita l'implementazione di circuiti logici.
La modalità ARM7 è la pipeline a tre livelli di ARMV4T; la modalità ARM9 è la pipeline a cinque livelli di ARMV4T; la modalità ARM10 è la pipeline a sei livelli di ARMV5T; ARM1020T utilizza la struttura MMU ARM1OTDMI 32KI&D Caches, clock a 30OMHz, consumo di energia pari a 1W (alimentazione a 2.OV) o 00mW (alimentazione a 1,5 V), può essere utilizzato in una varietà di sistemi operativi commerciali. Il processore StrongARM adotta la struttura della pipeline a cinque livelli di ARMV4T.
I core ARM sono suddivisi in categorie come ARM7, ARM9, ARM10 e StrongARM. Ogni categoria può essere suddivisa in categorie.
In base alle diverse esigenze dell'utente, è possibile selezionare quattro moduli di prestazioni interne corrispondenti alla produzione. Questi quattro moduli sono rappresentati rispettivamente da T, D, M e I. T: significa Thumb, l'insieme di istruzioni a sedici bit è esteso a trentadue. D: significa Debug. Questo kernel adotta una modalità testabile per facilitare la configurazione e il debug. M: sta per Multiplier, un'arma magica a 8 bit. I: sta per Embedded ICE Logic, che facilita l'implementazione di circuiti logici.
La modalità ARM7 è la pipeline a tre livelli di ARMV4T; la modalità ARM9 è la pipeline a cinque livelli di ARMV4T; la modalità ARM10 è la pipeline a sei livelli di ARMV5T; ARM1020T utilizza la struttura MMU ARM1OTDMI 32KI&D Caches, clock a 30OMHz, consumo di energia pari a 1W (alimentazione a 2.OV) o 00mW (alimentazione a 1,5 V), può essere utilizzato in una varietà di sistemi operativi commerciali. Il processore StrongARM adotta la struttura della pipeline a cinque livelli di ARMV4T.
L'ARM9 adotta un nuovo metodo di implementazione, utilizzando transistor intensivi
Questi valori sono più di tre volte superiori a quelli dei processori ARM7. Aumentando la frequenza di clock e riducendo il ciclo di esecuzione delle istruzioni si possono ottenere gli effetti sopra descritti. Il processore ARM7 utilizza una pipeline a 3 stadi, mentre l'ARM9 utilizza una pipeline a 5 stadi. Le implementazioni di livello superiore aumentano la frequenza di clock e migliorano l'elaborazione parallela. A parità di tecnologia di elaborazione, la frequenza di clock del processore ARM9TDMI è 1,8~2,2 volte quella dell'ARM7TDMI.
L'aumento della potenza del processore è attribuito al miglioramento del ciclo di istruzioni. La sovrapposizione delle istruzioni porta a un aumento delle dimensioni delle capacità, e questo vale anche per il codice. I linguaggi di primo livello possono migliorare le capacità di oltre 30%. Il miglioramento più significativo nel tempo di ciclo delle istruzioni è rappresentato dai due LOADS e STORES. Il tempo di esecuzione di questo codice è stato ridotto di oltre 30% da ARM7 a .ARM9. Poiché la struttura interna dei primi due PROCESSORI è diversa, il tempo di ciclo è ridotto.Gateway industriale
(1) Il codice e le porte di ingresso e di uscita dell'ARM9 sono separati e consentono al processore di estrarre le istruzioni e di leggere e scrivere il codice insieme. L'ARM7, invece, ha solo porte di ingresso e di uscita e deve recuperare le istruzioni e leggere e scrivere il codice allo stesso tempo.
(2) La linea di assemblaggio di quinto livello porta un dispositivo di memoria separato e l'uscita alla linea di assemblaggio, che può leggere il dispositivo di memoria e inserire i dati di uscita nell'area di memorizzazione temporanea.
I due aspetti sopra descritti determinano un tempo di ripetizione continuo per completare i codici delle operazioni LOADS e STORES.